ㅣ Overview

 DDR IP 설계 엔지니어는 3rd party DDR IP에 대한 사양을 검토하고 SOC 설계에 필요한 DDR IP integration 및 DRAM 연동 검증을 담당합니다.

 또한 실제 칩이 생산된 이후, 제품화 및 양상 과정에서 발생하는 Issue들을 유관 부서들과 함께 해결하는 것도 주요 역할입니다.

ㅣ 담당 업무

• DDR IP의 사양 검토, 도입, 성능 기반 System Architecting
• DDR IP를 SOC에 통합 및 검증
• DRAM 연동 System 검증 계획 수립 및 실행
• 제품화 및 양산 과정에서 발생하는 IP 및 DRAM 관련 Issue 해결
• DRAM 성능 최적화 및 안정성 확보
• 최신 DRAM 기술 및 트렌드 파악 및 적용

ㅣ 지원자격

[ 지원 자격 ]

• DRAM Controller / PHY 의 Integration 및 검증 경험
• SOC 설계 및 통합 경험

[ 우대 사항 ]

• 실제 칩 양산 경험 및 이슈 해결 경험
• 전기/전자공학, 컴퓨터 공학 또는 관련 분야의 학사 학위 이상
• System Verilog, UVM 등의 검증 언어 및 방법론에 대한 이해
• Prototyping(FPGA,Emulator)을 활용한 검증
• LPDDR4/4X/5/5X Controller 및 DDR PHY 경험자
• DDR IP 및 DRAM 관점에서의 System Performance Architecturing 경험

ㅣ 근무 조건 및 환경

• 근무형태 : 정규직(수습 3개월)
• 근무시간 : 주 5일(월~금)
• 근무지역 : 판교 사옥

ㅣ 유의사항

• 입사 지원 서류에 허위사실이 발견될 경우, 채용확정 이후라도 채용이 취소될 수 있습니다.
• 각 포지션 별로 진행되는 전형은 상이할 수 있으며, 필요 시 2차 면접 혹은 Reference Check 등의 추가 전형이 있을 수 있습니다.
• 관련법령 및 내부규정에 의거하여 취업보호대상자(장애인 등) 및 국가보훈 대상자는 우대하고 있습니다.
• 입사지원서 작성 시 본인의 전·현직 직장의 비밀로 유지된 기술상 또는 경영상의 정보를 기재하지 않도록 각별히 유의하시기 바랍니다. 
• 입사 후 3개월을 수습기간으로 적용하며, 처우 및 근로조건은 정규직과 동일합니다.
  수습기간 종료 시 업무 평가 결과에 따라 정규채용이 확정됩니다.